北京中鼎畅讯科技有限公司 于博士信号完整性 欢迎您!
于博士信号完整性LOGO
北京中鼎畅讯科技有限公司咨询电话

当前位置:首页 > EDA软件知识

orCAD中拓扑约束设置(一)

时间:2017-05-19      浏览次数:

44 拓扑约束设置(一)

先设置单个网络,通过Constraint Set References设置该类其它网络

(1)Display/Show Rats/Net

(2)在CM/Physical/Net/All layers,选中网络如ED0,Select,则该网络的飞线显示

(3)选择Logic/Net Schedule,点击引脚1,拖动鼠标,右击,Insert T,左击放置

点击引脚2,回到连接点,点击引脚3,右击,Done完成

(4)在CM/Electrical/Net/Routing/Wiring中Topology下Schedule一栏显示UserDefined

44.1.jpg

(5)CM/Electrical/Net/Routing/Wiring选中ED0,右击/Create/Electrical CSet,命名ECS1,OK

(6)选中其它数据网络,右击/Constraint Set References,选ECS1,OK

(7)若ECS1以红色显示则说明该拓扑结构不适合该网络,在Referenced Electrical CSet栏右击,Clear

(8)Electrical/Electrical Constraint Set/All Constrains/User-Defined,选中ECS1,右击/Sigxplorer,打开的窗口显示拓扑连接图

44.2.jpg

(9)在Sigxplorer窗口选择Set/Constrains/Wiring设置Schedule与Verify Schedule项如下,

44.3.jpg

OK

(10)File/Update Constraint Manager,更新约束管理器

(11)打开CM可看到

44.4.jpg

(12)若没有显示是否通过状态,在CM中Analyze/Analyze Modes,All on

            或选择Stub length/Net schedule 对应的on,选中On-line DRC

44.5.jpg

以上就是拓扑约束设置的相关操作步骤。

本站文章欢迎转载,转载请注明出处:于博士信号完整性 www.sig007.com